STM32. Интерфейс SPI

SPI (Serial Pheripheral Interface) – последовательный синхронный интерфейс для обмена данными между микросхемами. Этот интерфейс подразумевает четкую иерархию – всегда есть ведущее устройство “Master” и подчиненное устройство “Slave” (или несколько устройств на одной шине). Master выбирает подчиненное устройство, с которым будет производить обмен данными в текущий момент. Подчиненные устройства Slave ожидают команды от Master для начала обмена данными. Сигнал синхронизации генерирует Master и, далее, ведущее и подчиненное устройства начинают обмен данными. Ведущим устройством очень часто является микроконтроллер, а подчиненными устройствами могут быть различные микросхемы: память, АЦП и ЦАП, микроконтроллеры, и другие.

Простейшая схема подключения при использовании интерфейса SPI с одним ведущим и одним подчиненным устройством приведена на рисунке.

На этом рисунке, как уже упоминалось выше, Master – ведущее устройство, Slave – подчиненное. Как видно из рисунка, одноименные выводы соединены друг с другом. Рассмотрим подробнее назначение используемых выводов.

• MOSI (Master Output Slave Input) – в зависимости от режима работы это вход или выход. Если устройство является ведущим (Master), то вывод будет являться выходом для передачи данных подчиненному устройству (Master Output Slave Input). В обратном случае, когда устройство является подчиненным (Slave), этот вывод будет входом для приема данных от ведущего устройства (Master Output Slave Input).
• MISO (Master Input Slave Output) – этот вывод также служит для передачи или приема данных, но в обратном направлении, чем предыдущий. То есть, если устройство является ведущим (Master), вывод является входом для приема данных от подчиненного устройства (Master Input Slave Output). А для подчиненного устройства (Slave) этот вывод – выход для передачи данных ведущему устройству (Master Input Slave Output). Стрелки на рисунке у выводов MOSI и MISO отображают направление потока данных.
• SCK (Serial Clock) – тактовый сигнал. Генерируется ведущим устройством (Master).
• NSS (Slave Select) – выбор подчиненного устройства. Низкий уровень на этом входе у подчиненного устройства означает, что оно выбрано ведущим устройством для обмена данными.

Это краткая информация о назначении выводов при использовании данного интерфейса.
С выводами MOSI и MISO все однозначно – это передача и прием данных.
Для тактового сигнала (линия SCK) имеются несколько комбинаций полярности сигнала (высокий или низкий уровень сигнала в состоянии ожидания, когда нет обмена данными) и фазы сигнала синхронизации. Под фазой сигнала синхронизации имеется в виду привязка моментов выдачи данных на шину и чтения данных с шины к соответствующим моментам изменения уровней тактового сигнала. Для устройств Master и Slave настройки режимов тактовой линии SCK должны совпадать. В документации на конкретное периферийное устройство можно найти информацию о полярности и фазе тактового сигнала, используемых при чтении и передаче данных. Производителем микросхемы может быть предусмотрен всего один из возможных режимов, поэтому при настройке ведущего устройства (микроконтроллера), эту информацию необходимо учитывать.
Вывод NSS у микроконтроллеров STM32 тоже может быть сконфигурирован по разному. Все возможные варианты настроек линий SCK и NSS рассмотрим подробней, но чуть позже.

Пока же начнем с внутренней структуры модуля SPI и принципов его функционирования.

На этом рисунке изображены основные элементы модулей SPI ведущего и подчиненного устройств, задействованные при обмене данными. Генератор ведущего устройства (SPI clock generator) формирует тактовый сигнал, управляющий регистрами сдвига обоих устройств. Регистр сдвига ведущего устройства Master с каждым тактовым импульсом сдвигает свое содержимое, при этом на выход MOSI последовательно выдаются данные, а со входа MISO считываются данные и загружаются в тот же регистр сдвига, но с другой стороны. Когда подчиненное устройство начинает принимать данные на вход MOSI, эти данные последовательно заносятся в его регистр сдвига. Одновременно, с приходом каждого нового тактового импульса, с другой стороны регистра сдвига данные “выталкиваются” на выход MISO, эти данные передаются ведущему устройству. Перед началом передачи данных между устройствами, эти данные должны быть загружены в регистры сдвига обоих устройств. Прямого доступа к регистру сдвига нет, для записи и чтения данных существует регистр SPI_DR, который взаимодействует с регистром сдвига. Перед началом передачи данных, эти данные необходимо записать в регистр SPI_DR, а принятые данные считываются из этого же регистра. Никаких противоречий здесь нет, пользователю виден только один регистр SPI_DR, но фактически этот регистр разделен на два отдельных буферных регистра: Tx buffer и Rx buffer. При операции записи в регистр SPI_DR происходит запись в Tx buffer и в регистр сдвига, эти данные предназначены для передачи. После окончания приема данных, содержимое регистра сдвига переносится в Rx buffer. При операции чтения из регистра SPI_DR, происходит обращение уже к Rx buffer и оттуда считываются принятые данные.

Модуль SPI STM32 может оперировать с данными размерностью 8 или 16 разрядов. Направление передачи данных может быть разным: первым может передаваться старший значащий бит (MSB) или младший значащий бит (LSB).

На рисунке приведена общая блок-схема модуля SPI.

Кроме уже знакомых регистров Shift register, Rx buffer, Tx buffer, здесь изображены следующие компоненты:

• 2 регистра управления – SPI_CR1, SPI_CR2, а также регистр статуса SPI_SR.
• Генератор тактового сигнала – Baud rate generator. Скорость обмена данными (частота сигнала на выходе SCK) задается с помощью разрядов BR[2:0] регистра SPI_CR1. Частота может задаваться от Fpclk/2 до Fpclk/256, где Fpclk – входная частота тактирования модуля SPI.
• Управляющая логика – Master control logic. Управляет блоком передачи/приема устройства (выводы MOSI/MISO) в зависимости от заданных настроек. Могут использоваться различные режимы работы модуля SPI: полнодуплексный режим (передача и прием данных осуществляются через разные выводы); режим передачи и приема с использованием одной двунаправленной линии; режим работы только на прием данных (передатчик отключен).
• Блок Communication  control, как видно из рисунка может выставить некоторые флаги ошибок в регистре статуса SPI_SR, например, потери данных OVR (когда в приемный буфер поступили новые данные, а предыдущие еще не были считаны, соответственно, они будут перезаписаны и потеряны); MODF – флаг сигнализирует, что при работе устройства в режиме Master на вход NSS поступил сигнал низкого уровня и устройство должно быть переведено в режим Slave; CRCERR – при проверке контрольной суммы выявлена ошибка.
• Мультиплексор выбора режимов работы вывода NSS, изображен вот таким блоком на рисунке.

Рассмотрим подробней режимы конфигурации вывода NSS модуля SPI. Дополнительный вывод NSS предназначен для выбора подчиненного устройства подачей на его вход SS (Slave Select) сигнала низкого уровня. Этот вывод позволяет ведущему устройству Master поддерживать связь с конкретным подчиненным устройством, не создавая конфликтов на шине данных.  В ведущем устройстве Master вывод NSS может использоваться в качестве выхода (установлен бит SSOE) и управлять ведомым устройством. Если в режиме Master вывод NSS сконфигурирован как вход, то на нем должен быть высокий уровень. В противном случае, низкий уровень на входе NSS ведущего устройства Master вызовет переход модуля SPI в состояние “ошибка режима Master”, при этом устройство автоматически перейдет в режим Slave.

Управление NSS может быть программным или аппаратным. Выбор режима зависит от состояния бита SSM регистра SPI_CR1.

• SSM = 1 — программное управление NSS. Уведомление о выборе Slave Select формируется внутри модуля SPI. Логический уровень сигнала на выводе NSS в данном случае игнорируется, вместо него определяющим становится значение бита SSI, которым и заменяется состояние входа NSS. Напомню, если устройство Master, то SSI должен быть установлен, что аналогично высокому уровню на входе NSS. Иначе, модуль перейдет в режим Slave, просигнализировав об “ошибке режима Master” установкой бита MODF и может сгенерировать прерывание, если это разрешено. В этом режиме внешний вывод NSS освобождается и может быть использован в приложении для других целей как обычный GPIO.
• SSM = 0 – аппаратное управление NSS. В этом режиме вывод NSS используется модулем SPI в двух разных конфигурациях, в зависимости от состояния разряда SSOE регистра SPI_CR2, который разрешает использовать этот вывод в качестве выхода или же нет.- Когда NSS разрешено работать в качестве выхода (SSM = 0, SSOE = 1), эта конфигурация используется только в режиме Master. Когда ведущее устройство начинает соединение, NSS переводится в состояние низкого уровня, и поддерживается в этом состоянии до момента деактивации модуля SPI.

  — В другой конфигурации NSS запрещено использовать как выход (SSM = 0, SSOE = 0). Это позволяет использовать “мультимастерный” режим для нескольких ведущих устройств Master. Для устройств Slave вход NSS так и остается входом выбора устройства для обмена данными, управляемым низким уровнем.

Для управления выбором подчиненных устройств Slave select, в ведущем устройстве Master вместо вывода NSS можно задействовать любые другие выводы портов микроконтроллера. Подача низкого уровня на вход Slave select подчиненного устройства может быть воспринята некоторыми микросхемами как сигнал к началу обмена данными, поэтому принудительно подключать вход NSS к низкому уровню можно не у всех микросхем (у STM32 так можно делать).

Теперь рассмотрим различные комбинации полярности и фазы тактового сигнала. Всего тут возможны 4 режима работы, которые задаются битами CPOL и CPHA регистра SPI_CR1. Бит CPOL (clock polarity) определяет уровень сигнала синхронизации (высокий или низкий) на линии SCK в состоянии ожидания. При CPOL = 0 в состоянии ожидания будет низкий уровень сигнала на выходе SCK, а при CPOL = 1 – высокий уровень. Состояние бита CPHA задает перепад сигнала (переход из высокого уровня в низкий или наоборот), который будет являться стробирующим при фиксации данных на выводах MOSI и MISO. В зависимости от полярности тактового сигнала, заданной в разряде CPOL, бит CPHA задает первый или второй перепад тактового сигнала (falling edge или rising edge) в качестве стробирующего. 4 различных комбинации бит CPOL и CPHA и соответствующие им режимы приведены на рисунке ниже. На этом рисунке Capture strobe – моменты фиксации данных.

Теперь обратимся к регистрам модуля SPI. В микроконтроллерах STM32F, начиная с устройств high density, модуль SPI может содержать регистры для работы с интерфейсом I2S. То есть платы STM32L-DISCOVERY и STM32VL-DISCOVERY не поддерживают этот протокол. Далее при рассмотрении регистров будут описаны только те из них, которые относятся непосредственно к интерфейсу SPI. Интерфейс I2S предназначен для систем передачи аудиоданных, он более специализированный и, в данный момент, рассматриваться не будет.

Регистр управления SPI_CR1:

Бит 15 — BIDIMODE — разрешает или запрещает использование двунаправленного режима обмена данными по одной линии

0: Режим 2-х однонаправленных линий данных
1: Режим 1-ой двунаправленной линии данных

Бит 14 — BIDIOE — в режиме двунаправленного обмена данными по одной линии, разрешает или запрещает передачу данных

0: Выход неактивен (только прием данных)
1: Выход активен (только передача данных)
В режиме Master используется вывод MOSI, в режиме Slave – MISO.

Биты 13 и  12 — CRCEN и CRCNEXT задействуют подсчет контрольной суммы данных.

Бит 11 — DFF – формат данных

0: 8 бит
1: 16 бит

Бит 10 — RXONLY – только прием. В комбинации с битом BIDIMODE задает направление передачи данных.

0: Полнодуплексный режим (передача и прием данных)
1: Выход отключен (только прием данных)

Бит 9 — SSM – программное управление выбором устройства (NSS). Когда этот бит установлен, вместо уровня на входе NSS контролируется состояние бита SSI.

0: Программный режим отключен
1: Программный режим включен

Бит 8 — SSI – состояние этого бита воздействует на устройство только при установленном бите SSM (при программном управлении NSS). Значение этого бита принудительно заменяет состояние входа NSS, которое при этом игнорируется

Бит 7 — LSBFIRST – порядок передачи данных

0: Первым передается старший значащий разряд – MSB
1: Первым передается младший значащий разряд – LSB

Бит 6 — SPE – включение модуля SPI

0: модуль отключен
1: модуль включен

Биты 5:3 — BR[2:0] – выбор скорости обмена

000: Fpclk/2
001: Fpclk/4
……………
111: Fpclk/256

Бит 2 – MSTR – выбор режима Master

0: Режим Slave
1: Режим Master

Бит 1 – CPOL – полярность тактового сигнала

0: Низкий уровень в режиме ожидания на выводе SCK
1: Высокий уровень в режиме ожидания на выводе SCK

Бит 0 – CPHA – фаза тактового сигнала

0: Строб данных происходит по первому перепаду тактового сигнала
1: Строб данных происходит по второму перепаду тактового сигнала

 

Регистр управления SPI_CR2:

Бит 7 – TXEIE – разрешение прерывания при опустошении буфера передачи Tx buffer

0: Прерывание запрещено
1: Разрешена генерация прерывания при установке флага TXE в регистре SPI_SR

Бит 6 – RXNEIE – разрешение прерывания при поступлении данных в буфер приемника Rx buffer

0: Прерывание запрещено
1: Разрешена генерация прерывания при установке флага RXNE в регистре SPI_SR

Бит 5 – ERRIE – разрешение прерывания при возникновении ошибки. Установленные флаги ошибок CRCERR, OVR, MODF вызовут генерацию прерывания об ошибке.

0: Прерывание запрещено
1: Прерывание разрешено

Бит 2 – SSOE – разрешение использования вывода NSS в качестве выход

0: Выход неактивен
1: Выход активен

Бит 1 – TXDMAEN – активация/деактивация запроса DMA для буфера передачи Tx buffer. Когда этот бит установлен, запрос DMA формируется при установке флага TXE в регистре SPI_SR

0: Запрос DMA запрещен
1: Запрос DMA разрешен

Бит 0 – RXDMAEN – активация/деактивация запроса DMA для буфера приема Rx buffer. Когда этот бит установлен, запрос DMA формируется при установке флага RXNE в регистре SPI_SR

0: Запрос DMA запрещен
1: Запрос DMA разрешен

 

Регистр статуса SPI_SR:

Бит 7 – BSY – флаг занятости. Установлен, когда происходит обмен данными и буфер передатчика содержит данные

Бит 6 – OVR – Устанавливается при потере данных. Поступили новые данные, которые перезаписали предыдущие в регистре данных.

Бит 5 – MODF – сбой режима работы. Этот флаг может быть установлен, например, при работе устройства в режиме Master, когда при этом на его вход NSS поступил сигнал низкого уровня, переводящий устройство в режим Slave.

Бит 4 – CRCERR – этот флаг устанавливается при ошибке, возникшей при проверке контрольной суммы CRC.

Бит 1 – TXE – устанавливается при опустошении буфера передатчика

Бит 0 – RXNE – устанавливается когда буфер приемника содержит данные, то есть не пустой.

Регистр данных SPI_DR – 16 младших разрядов этого регистра предназначены для записи передаваемых или чтения принятых данных.

Регистры, задействованные для подсчета контрольных сумм — SPI_CRCPR, SPI_RXCRCR, SPI_TXCRCR. Их в данный момент рассматривать не будем.

Перейдем к практической части. Поскольку, для примера работы необходимо организовать связь хотя бы между одним ведущим и одним подчиненным устройством, для этих целей задействуем два модуля SPI одного микроконтроллера. Модуль SPI1 будет работать в режиме Master, а модуль SPI2 — в режиме Slave.

Порядок настройки модуля в режим Master:

• Устанавливаем скорость обмена в разрядах BR[2:0] регистра SPI_CR1.
• Устанавливаем полярность и фазу тактового сигнала с помощью разрядов CPOL, CPHA регистра SPI_CR1.
• Задаем размерность данных (бит DFF).
• Задаем порядок передачи бит данных (бит LSBFIRST).
• Если вывод NSS будет использоваться как вход в аппаратном режиме, то необходимо подать на него высокий уровень. Если вывод будет использоваться в программном режиме, то необходимо установить биты SSM и SSI. Если вывод NSS при этом будет использоваться в качестве выхода, то необходимо установить бит SSOE.
• Установить биты MSTR и SPE.

Порядок настройки модуля в режим Slave:

• Задаем размерность данных (бит DFF) как у ведущего устройства.
• Устанавливаем полярность и фазу тактового сигнала с помощью разрядов CPOL, CPHA регистра SPI_CR1. Эти настройки должны совпадать с настройками ведущего устройства.
• Задаем порядок передачи бит данных (бит LSBFIRST). Эти настройки должны совпадать с настройками ведущего устройства.
• В аппаратном режиме вывод NSS должен быть соединен с низким уровнем во время обмена данными. Если используется программный режим, то необходимо установить следующую комбинацию разрядов – SSM = 1, SSI = 0.
• Очистить бит MSTR и установить бит SPE.

Для модулей SPI будем использовать следующие настройки:

• программное управление NSS у ведущего устройства, аппаратное у подчиненного.
• 8 – разрядный размер данных
• порядок передачи данных – первым идет старший бит MSB
• полярность и фаза тактового сигнала CPOL = 0, CPHA = 0
• скорость обмена – Fpclk/256

На плате STM32VL-DISCOVERY соединим одноименные выводы модулей SPI1 и SPI2 (MOSI, MISO, SCK, NSS).

• MOSI:  PA7 <-> PB15
• MISO:  PA6 <-> PB14
• SCK:    PA5 <-> PB13
• NSS:     PA4 <-> PB12

Расположение выводов приведено для платы STM32VL-DISCOVERY.

Алгоритм программы будет следующим:
Настраиваем модуль SPI1 в режим Master, а модуль SPI2 в режим Slave. Оба модуля одновременно передают друг другу по одному байту данных, после каждого сеанса обмена байтами введена программная задержка.
Сначала записываем данные в буфер передатчика модуля SPI2 (Slave), при этом используются только 2 возможных числа: 0x01 или 0x03.
Затем записываем значение в буфер передатчика модуля SPI1 (Master). Сначала пишем в буфер подчиненного устройства, а затем уже ведущего, потому что запись в буфер ведущего сразу же даст старт обмену данными. В буфер SPI1 (Master) можно записать любое значение (у меня в программе это число 0x0F), анализироваться будут только значения, передаваемые от SPI2 (Slave).
Как только оба модуля обменяются байтом данных, считывается значение из приемного буфера модуля SPI1 и анализируется. В зависимости от значения принятых данных (0x01 или 0x03), зажигается один из двух светодиодов. Как видите, алгоритм упрощен до минимума, а светодиоды задействованы для визуального контроля значения принятых величин.

Далее приведен текст программы с комментариями для серии STM32F. Код проверен на плате STM32VL-DISCOVERY.

#include "stm32f10x.h"

uint8_t temp, send_data = 0x01;

//Инициализация GPIO
void gpio_init()
{ 
  //Линии SPI1 (Master)
  RCC->APB2ENR |= (RCC_APB2ENR_AFIOEN | RCC_APB2ENR_IOPAEN | RCC_APB2ENR_IOPBEN | RCC_APB2ENR_IOPCEN); //Тактирование портов А, В, C и альтернативных функций
  GPIOA->CRL &= ~(GPIO_CRL_CNF7 | GPIO_CRL_CNF5 | GPIO_CRL_CNF4); //Очистка бит выбора режима 
  GPIOA->CRL |= GPIO_CRL_CNF7_1 | GPIO_CRL_CNF5_1 | GPIO_CRL_CNF4_1; //PA7(MOSI), PA5(SCK), PA4(NSS) - AF, Output, PP
  GPIOA->CRL |= GPIO_CRL_MODE7 | GPIO_CRL_MODE5 | GPIO_CRL_MODE4; //Выходы MOSI, SCK, NSS - 50MHz
  GPIOA->CRL &= ~GPIO_CRL_MODE6; //PA5(MISO) - Input
  GPIOA->CRL |= GPIO_CRL_CNF6_0; //PA5(MISO) - Input floating
  
  //Линии SPI2 (Slave)
  GPIOB->CRH &= ~(GPIO_CRH_CNF14 | GPIO_CRH_CNF15 | GPIO_CRH_CNF13 | GPIO_CRH_CNF12); //Очистка бит выбора режима
  GPIOB->CRH |= GPIO_CRH_CNF14_1; //PB14(MISO) - AF, Output, PP
  GPIOB->CRH |= GPIO_CRH_MODE14; //Выход MISO - 50MHz
  GPIOB->CRH &= ~(GPIO_CRH_MODE15 | GPIO_CRH_MODE13 | GPIO_CRH_MODE12); //PB15(MOSI), PB13(SCK), PB12(NSS) - Input
  GPIOB->CRH |= GPIO_CRH_CNF15_0 | GPIO_CRH_CNF13_0 | GPIO_CRH_CNF12_1; //PB15(MOSI), PB13(SCK) - Input floating, PB12(NSS) - Input pull-up 
  
  //Led
  GPIOC->CRH &= ~(GPIO_CRH_CNF8 | GPIO_CRH_CNF9); //PC8, PC9 - Output, PP 
  GPIOC->CRH |= GPIO_CRH_MODE8 | GPIO_CRH_MODE9; //PC8, PC9 - 50MHz
}

//Инициализация SPI1, SPI2
void spi_init()
{ 
  /*Настройка SPI1 (Master)
  8 бит данных, MSB передается первым, программный режим управления NSS
  вывод NSS (PA4) разрешено использовать в качестве выхода*/
  RCC->APB2ENR |= RCC_APB2ENR_SPI1EN; //Тактирование модуля SPI1
  SPI1->CR1 |= SPI_CR1_BR; //Baud rate = Fpclk/256
  SPI1->CR1 &= ~SPI_CR1_CPOL; //Полярность тактового сигнала
  SPI1->CR1 &= ~SPI_CR1_CPHA; //Фаза тактового сигнала
  SPI1->CR1 &= ~SPI_CR1_DFF; //8 бит данных
  SPI1->CR1 &= ~SPI_CR1_LSBFIRST; //MSB передается первым
  SPI1->CR1 |= SPI_CR1_SSM; //Программный режим NSS
  SPI1->CR1 |= SPI_CR1_SSI; //Аналогично состоянию, когда на входе NSS высокий уровень
  SPI1->CR2 |= SPI_CR2_SSOE; //Вывод NSS - выход управления slave select
  SPI1->CR1 |= SPI_CR1_MSTR; //Режим Master
  SPI1->CR1 |= SPI_CR1_SPE; //Включаем SPI1
  
  /*Настройка SPI2 (Slave)
  8 бит данных, MSB передается первым, аппаратный режим управления NSS
  вывод NSS (PB12) - вход*/
  RCC->APB1ENR |= RCC_APB1ENR_SPI2EN; //Тактирование модуля SPI2
  SPI2->CR1 &= ~SPI_CR1_DFF; //8 бит данных
  SPI2->CR1 &= ~SPI_CR1_CPOL; //Полярность тактового сигнала
  SPI2->CR1 &= ~SPI_CR1_CPHA; //Фаза тактового сигнала
  SPI2->CR1 &= ~SPI_CR1_LSBFIRST; //MSB передается первым
  SPI2->CR1 &= ~SPI_CR1_SSM; //Аппаратное управление входом NSS
  SPI2->CR1 &= ~SPI_CR1_MSTR; //Режим Slave
  SPI2->CR1 |= SPI_CR1_SPE; //Включаем SPI2
}

/*Функция обмена данными между модулями SPI1 и SPI2.
В качестве аргумента при вызове функции передаются числа 0x01 или 0x03, 
которые затем записываются в буфер передатчика SPI2.
Значение, записываемое в буфер передатчика SPI1 неважно, в данном случае 0x0F
После обмена байтами данных, значение, принятое модулем SPI1 считывается из 
регистра данных SPI1_DR в переменную temp*/
void spi_exchange(uint8_t send_data)
{
  SPI2->DR = send_data; //Пишем в буфер передатчика SPI2 
  SPI1->DR = 0x0F; //Пишем в буфер передатчика SPI1. После этого стартует обмен данными
  while(!(SPI1->SR & SPI_SR_RXNE)); //Ожидаем окончания приема данных модулем SPI1 (RXNE =1 - приемный буфер содержит данные)
  temp = SPI1->DR;//Считываем данные из приемного буфера SPI1. При этой операции происходит очистка буфера и сброс флага RXNE 
}

//Основной цикл программы
int main()
{
  gpio_init(); //Вызов функции инициализации портов
  spi_init(); //Вызов функции инициализации модулей SPI 
  while(1)
  {
    /*Вызов функции обмена данными. 
    В качестве аргумента поочередно передаются значения 0x01 или 0x03*/
    spi_exchange(send_data); 
    switch(temp)
    {
      /*Если SPI1 принял 0x01, зажигаем соответствующий светодиод,
      и меняем значение аргумента, передаваемого функции обмена данными 
      при следующем вызове на 0x03*/
      case 0x01: 
      GPIOC->BSRR |= GPIO_BSRR_BS8 | GPIO_BSRR_BR9;
      send_data = 0x03;
      break;
      /*Если SPI1 принял 0x03, зажигаем соответствующий светодиод,
      и меняем значение аргумента, передаваемого функции обмена данными  
      при следующем вызове на 0x01*/
      case 0x03:
      GPIOC->BSRR |= GPIO_BSRR_BR8 | GPIO_BSRR_BS9;
      send_data = 0x01;
      break;     
    }
    //Временная задержка между вызовами функции обмена данными
    for(uint32_t i=0; i<0x001FFFFF; i++); 
  }
}

Для платы STM32L-DISCOVERY отличия в настройках будут связаны с различиями в структуре регистров GPIO между сериями STM32F и STM32L, другими выводами управления светодиодами, другой системной тактовой частотой. Для серии STM32L можно использовать те же выводы микроконтроллера. Но на плате STM32L-DISCOVERY выводы PA7 (MOSI) и PA6 (MISO) не выведены на внешний разъем. Поэтому вместо них задействованы выводы PA12 (MOSI) и PA11 (MISO), остальные выводы те же самые. При настройке выводов GPIO STM32L для работы в режиме альтернативной функции, в частности для использования вывода модулем SPI или другой периферией, в регистрах альтернативных функций GPIO нужной линии порта надо присвоить соответствующую альтернативную функцию. В составе регистров порта ввода-вывода для этой цели предназначены два регистра: AFRL – для линий порта 0..7, AFRH – для линий порта 8..15. У серии STM32L, чтобы модуль SPI управлял определенным выводом порта, то есть использовал этот вывод в качестве одной из своих линий (MOSI, MISO…) необходимо сделать следующие настройки. Сначала для вывода порта нужно задать режим работы с альтернативной функцией. А затем, в регистрах альтернативных функций задать для соответствующих выводов порта номер альтернативной функции. Для SPI1 это альтернативная функция AFIO5. На рисунке ниже приведены регистры альтернативных функций порта GPIOA, где выделенные поля соответствуют выводам порта А, используемым для работы с модулем SPI1. В них и нужно записать число 0x05 для работы этих выводов в режиме альтернативной функции №5 (SPI1).

Для выводов, работающих с SPI2, альтернативная функция в данном случае будет тоже AFIO5. Это выводы PB15(MOSI), PB14(MISO), PB13(SCK), PB12(NSS). Для платы STM32L-DISCOVERY необходимо соединить выводы в таком порядке:

 

• MOSI:  PA12 <-> PB15
• MISO:  PA11 <-> PB14
• SCK:    PA5  <-> PB13
• NSS:     PA4  <-> PB12

 

Настройки непосредственно модулей SPI для серий STM32F и STM32L абсолютно одинаковы, разница в кодах программ присутствует только в функции инициализации портов GPIO, а также управления светодиодами. Ниже приведен текст программы для серии STM32L, который проверен на плате STM32L-DISCOVERY.

#include "stm32l1xx.h"

uint8_t temp, send_data = 0x01;

//Инициализация GPIO
void gpio_init()
{
  RCC->AHBENR |= RCC_AHBENR_GPIOAEN | RCC_AHBENR_GPIOBEN; //Тактирование портов A, B
  //Линини SPI1 (Master)
  //PA12(MOSI), PA11(MISO), PA5(SCK), PA4(NSS) - AF, Push-Pull, AF5(SPI1)
  GPIOA->MODER |= GPIO_MODER_MODER12_1 | GPIO_MODER_MODER11_1 | GPIO_MODER_MODER5_1 | GPIO_MODER_MODER4_1; //Alternate function
  GPIOA->OTYPER &= ~(GPIO_OTYPER_OT_12 | GPIO_OTYPER_OT_11 | GPIO_OTYPER_OT_5 | GPIO_OTYPER_OT_4); //Push-Pull
  GPIOA->AFR[1] |= (5<<16 | 5<<12); //PA12 = AF5, PA11 = AF5
  GPIOA->AFR[0] |= (5<<20 | 5<<16); //PA5 = AF5, PA4 = AF5
  
  //Линии SPI2 (Slave)
  //PB15(MOSI), PB14(MISO), PB13(SCK), PB12(NSS) - AF, Push-Pull, AF5(SPI1)
  GPIOB->MODER |= GPIO_MODER_MODER15_1 | GPIO_MODER_MODER14_1 | GPIO_MODER_MODER13_1 | GPIO_MODER_MODER12_1; //Alternate function
  GPIOB->OTYPER &= ~(GPIO_OTYPER_OT_15 | GPIO_OTYPER_OT_14 | GPIO_OTYPER_OT_13 | GPIO_OTYPER_OT_11); //Push-Pull
  GPIOB->AFR[1] |= (5<<28 | 5<<24 | 5<<20 | 5<<16); //PB15, PB14, P13, PB12 = AF5 
  
  //LED
  GPIOB->MODER |= GPIO_MODER_MODER6_0 | GPIO_MODER_MODER7_0; //PB6, PB7 - GP Output
  GPIOB->OTYPER &= ~(GPIO_OTYPER_OT_6 | GPIO_OTYPER_OT_7); //PB6, PB7 - Push-Pull
  GPIOB->OSPEEDR |= GPIO_OSPEEDER_OSPEEDR6 | GPIO_OSPEEDER_OSPEEDR7; //40 MHz
  GPIOB->PUPDR &= ~(GPIO_PUPDR_PUPDR6 | GPIO_PUPDR_PUPDR7); //No pull
}
 //Инициализация SPI1, SPI2
void spi_init()
{
  /*Настройка SPI1 (Master)
  8 бит данных, MSB передается первым, программный режим управления NSS, 
  вывод NSS (PA4) разрешено использовать в качестве выхода*/
  RCC->APB2ENR |= RCC_APB2ENR_SPI1EN; //Тактирование модуля SPI1
  SPI1->CR1 |= SPI_CR1_BR; //Baud rate = Fpclk/256
  SPI1->CR1 &= ~SPI_CR1_CPOL; //Полярность тактового сигнала
  SPI1->CR1 &= ~SPI_CR1_CPHA; //Фаза тактового сигнала
  SPI1->CR1 &= ~SPI_CR1_DFF; //8 бит данных
  SPI1->CR1 &= ~SPI_CR1_LSBFIRST; //MSB передается первым
  SPI1->CR1 |= SPI_CR1_SSM; //Программный режим NSS
  SPI1->CR1 |= SPI_CR1_SSI; //Аналогично состоянию, когда на входе NSS высокий уровень
  SPI1->CR2 |= SPI_CR2_SSOE; //Вывод NSS - выход управления slave select
  SPI1->CR1 |= SPI_CR1_MSTR; //Режим Master
  SPI1->CR1 |= SPI_CR1_SPE; //Включаем SPI1
  
  /*Настройка SPI2 (Slave)
  8 бит данных, MSB передается первым, аппаратный режим управления NSS, 
  вывод NSS (PB12) - вход*/
  RCC->APB1ENR |= RCC_APB1ENR_SPI2EN; //Тактирование модуля SPI2
  SPI2->CR1 &= ~SPI_CR1_DFF; //8 бит данных
  SPI2->CR1 &= ~SPI_CR1_CPOL; //Полярность тактового сигнала
  SPI2->CR1 &= ~SPI_CR1_CPHA; //Фаза тактового сигнала
  SPI2->CR1 &= ~SPI_CR1_LSBFIRST; //MSB передается первым
  SPI2->CR1 &= ~SPI_CR1_SSM; //Аппаратное управление входом NSS
  SPI2->CR1 &= ~SPI_CR1_MSTR; //Режим Slave
  SPI2->CR1 |= SPI_CR1_SPE; //Включаем SPI2  
}

/*Функция обмена данными между модулями SPI1 и SPI2.
В качестве аргумента при вызове функции передаются числа 0x01 или 0x03, 
которые затем записываются в буфер передатчика SPI2.
Значение, записываемое в буфер передатчика SPI1 неважно, в данном случае 0x0F.
После обмена байтами данных, значение, принятое модулем SPI1 считывается из 
регистра данных SPI1_DR в переменную temp*/
void spi_exchange(uint8_t send_data)
{
  SPI2->DR = send_data; //Пишем в буфер передатчика SPI2 
  SPI1->DR = 0x0F; //Пишем в буфер передатчика SPI1. После этого стартует обмен данными
  while(!(SPI1->SR & SPI_SR_RXNE)); //Ожидаем окончания приема данных модулем SPI1 (RXNE =1 - приемный буфер содержит данные)
  temp = SPI1->DR;//Считываем данные из приемного буфера SPI1. При этой операции происходит очистка буфера и сброс флага RXNE
}

//Основной цикл программы
int main()
{
  gpio_init(); //Вызов функции инициализации портов
  spi_init(); //Вызов функции инициализации модулей SPI 
  while(1)
  {
    /*Вызов функции обмена данными.
    В качестве аргумента поочередно передаются значения 0x01 или 0x03*/
    spi_exchange(send_data); 
    switch(temp)
    {
      /*Если SPI1 принял 0x01, зажигаем соответствующий светодиод, 
      и меняем значение аргумента, передаваемого функции обмена данными
      при следующем вызове на 0x03*/
      case 0x01:
      GPIOB->BSRRH |= GPIO_BSRR_BS_7;
      GPIOB->BSRRL |= GPIO_BSRR_BS_6;
      send_data = 0x03;
      break;
      /*Если SPI1 принял 0x03, зажигаем соответствующий светодиод, 
      и меняем значение аргумента, передаваемого функции обмена данными
      при следующем вызове на 0x01*/
      case 0x03:
      GPIOB->BSRRH |= GPIO_BSRR_BS_6;
      GPIOB->BSRRL |= GPIO_BSRR_BS_7;
      send_data = 0x01;
      break;     
    }
    //Временная задержка между вызовами функции обмена данными
    for(uint32_t i=0; i<0x0001FFFF; i++); 
  }
}

При отладке в “железе” обнаружен небольшой “баг”. Пошаговое выполнение программы приводит к зависанию на строке

while(!(SPI1->SR & SPI_SR_RXNE));

Это происходит, если для просмотра в отладчике открыты регистры SPI1. С чем связано не знаю, могу предположить, что при этом происходит чтение данных из SPI1_DR отладчиком IAR, а в результате сброс бита RXNE еще до вызова его проверки. В этом случае он так и не устанавливается. Если закрыть панель с содержимым регистров SPI1,  все работает стабильно.

Осциллограммы на выводах.

На осциллограммах фазы сигналов MOSI, MISO не привязаны к фазам сигнала SCK, поскольку каждая осциллограмма записана в ждущем режиме отдельно, без привязки к другим сигналам. Поэтому проверять по этим осциллограммам соответствие фаз сигналов режиму, установленному разрядом CPHA модулей, не стоит.

Проект STM32F_SPI

Проект STM32L_SPI

Другие статьи:

• STM32L. Система формирования тактовых частот Reset and Clock Control (RCC)
• STM32L1xx. Внешние прерывания
• STM32_GPIO_configuration — программа для настройки портов ввода-вывода